

TD pour le cours 3

Exercices rapides d'introduction

1. A partir de portes NAND à 2 entrées, réaliser les fonctions logiques suivantes:
 - a) \bar{A}
 - b) $A \cdot B$
 - c) $A + B$
2. Vérifier que les relations suivantes sont vraies:
 - a) $a + (\bar{a} \cdot b) = a + b$
 - b) $a \cdot (a + b) = a$
 - c) $a + (a \cdot b) = a$
 - d) $(a + \bar{b}) \cdot (a + b) = a$
3. La formule suivante est-elle toujours fausse ?
 $p \cdot (\bar{p} \cdot q \cdot r)$

Circuits combinatoires

1. Synthèse d'un additionneur binaire : un additionneur binaire est un dispositif effectuant la somme S_i de deux bits A_i et B_i d'ordre i et d'une retenue C_{i-1} d'ordre $i-1$ immédiatement inférieur. On le symbolise de la façon suivante (figure 5.30) :



Figure 5.30 : Additionneur symbolisé

- a) Donner la table de vérité.
 - b) Déduire et simplifier les expressions booléennes pour les variables de sortie.
 - c) Réaliser le circuit équivalent.
2. Construire un circuit logique susceptible de comparer entre eux deux nombres binaires. En entrée, on dispose de deux nombres de trois bits chacun : $A_2 A_1 A_0$ et $B_2 B_1 B_0$. En sortie, on aimerait avoir : 1 si $A_2 A_1 A_0 = B_2 B_1 B_0$, 0 sinon.
☞ On demande un circuit optimisé, c'est-à-dire avec un nombre minimum d'opérateurs logiques choisis parmi les opérateurs NON, ET, OU, OU EXCLUSIF.

3. Analyser le circuit logique de la figure 5.31.




Figure 5.31 : Logigramme du circuit à analyser (exercice 3)

Donner :

- l'expression booléenne correspondant à la sortie X ,
- l'expression simplifiée et le circuit correspondant en n'utilisant que des opérateurs logiques à deux entrées choisis parmi les suivants : ET, OU, OU EXCLUSIF, ainsi que l'opérateur NON,
- la table de vérité,
- le rôle de ce circuit.

4. Analyser le circuit de la figure 5.32.




Figure 5.32 : Logigramme du circuit à analyser (exercice 4)

Donner :

- les expressions logiques des sorties;
- la table de vérité;
- le rôle du circuit.

Circuits séquentiels

5. Synthèse d'un soustracteur série : ce circuit doit avoir :
- deux entrées externes A_i et B_i (= 2 digits de même poids à soustraire),
 - 1 bistable S-R dont l'état correspond à la retenue précédente C_{i-1} ,
 - 1 sortie $X_i = A_i - (B_i + C_{i-1})$

Déterminer :

- le diagramme de transition;
 - la table d'états;
 - le circuit sous sa forme normale.
6. Analyser le circuit de la figure 5.33, composé de : 1 entrée X , 3 bistables (T_0 , T_1 , T_2) et 1 sortie S . Ce circuit correspond au modèle de Mealy, donc $S = f(X, Q_2, Q_1, Q_0)$.




Figure 5.33 : Circuit à analyser

- Mettre le circuit sous la forme normale,
- remplir la table d'états complète,
- déduire le diagramme de transition,
- spécifier le rôle de ce circuit.

Explication supplémentaire. Le dessin de l'énoncé de ce dernier exercice correspond à un "automate de Moore": les sorties à l'instant $t+1$ tiennent compte des états à l'instant $t+1$, i.e., les nouveaux états sont d'abord calculés et ensuite les sorties sont calculées. La question "a)" demande une conversion en "automate de Mealy", i.e., un automate dont les sorties à l'instant $t+1$ tiennent aussi directement compte des entrées à l'instant t , i.e., les nouveaux états et les sorties sont calculées en parallèle. Ce dernier automate est plus général mais il impose que les bascules T aient une entrée CLOCK supplémentaire pour permettre la synchronisation.